台湾专利TW201324723A 堆疊半導體裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明揭示一種堆疊半導體裝置(300、800)，其包含一第一半導體裝置及一第二半導體裝置。該第一裝置及該第二裝置中之每一者的包含主動電路之一第一主表面彼此直接面對。該等裝置中之每一者之該第一主表面包含在至少一個邊緣上之一斜面邊緣(114)及延伸至該斜面邊緣上之一探針墊(118或120)。一第一開口(810)位於該堆疊半導體裝置之一垂直側上介於該第一裝置及該第二裝置之該等斜面邊緣之間。
公开号:TW201324723A
申请号:TW101137031
申请日:2012-10-05
公开日:2013-06-16
发明作者:Perry H Pelley；Kevin J Hess；Michael B Mcshane
申请人:Freescale Semiconductor Inc；
IPC主号:H01L25-00

专利说明:
堆疊半導體裝置
本發明一般而言係關於半導體裝置，且更具體而言係關於堆疊多個半導體裝置。
以單晶圓級形成用於晶粒堆疊之習用穿矽導通體(TSV)插塞。然後藉助每一晶圓或晶粒面處之一互連將晶粒互連成一堆疊。由於每一晶粒間過渡處之凸塊支座高度而增加了堆疊之高度。在電上，每一界面促成反射及增加之阻抗，其共同地減小高頻率信號完整性。另外，始終期望自半導體裝置耗散熱以達成更小裝置大小及更高頻率操作。特定而言，堆疊晶粒以一小體積產生熱，此需要用於熱耗散之額外熱路徑。
熟習此項技術者藉由參考附圖，可更好地理解本發明以及瞭解本發明之眾多目標、特徵及優點。
除非另有說明，否則在不同圖式中使用相同之參考符號來指示相同之物項。該等圖中所展示之特徵未必按比例繪製。
下文陳述用於實施本發明之一方式之一詳細說明。該說明意欲圖解說明本發明而不應視為限制性。
揭示減小堆疊高度且亦改良高速發信號效能之穿過一晶粒堆疊之一連續導通體插塞之實施例。藉由藉助一自對準散熱器自形成有斜面邊緣之傳導平面耗散熱來改良熱效能。晶粒之斜面邊緣亦適應可用於測試堆疊半導體晶粒之功能性之一自對準測試探針。
圖1係在一製造階段之後的半導體晶圓100之一實施例之一局部側視剖面圖，半導體晶圓100包含其上形成有主動表面與互連區103之一半導體基板102，主動表面與互連區103包含經互連以執行一或多個功能之組件，諸如N型金屬氧化物半導體(NMOS)及/或P型金屬氧化物半導體(PMOS)裝置，諸如電晶體104、電容器、電阻器、二極體、光電二極體、熔絲105及類似組件。該等功能可包含記憶體結構、處理結構、感測器、放大器、電力分配、輸入/輸出電路或類似功能。熟習此項技術者將瞭解，以上實例係僅出於說明性目的而提供以進一步闡釋本發明之應用且並非意在以任何方式限制本發明。可視情況針對一既定應用而使用其他電路。
可形成一或多個互連件106層以將主動電路組件電耦合至其他內部及/或外部組件。亦可在一或多個介電層中形成電裝置。可在形成主動表面與互連區103時在一或多個層中形成一介電或其他絕緣材料以將各組件彼此電隔離。包含擷取墊108之一最後傳導互連件層覆蓋有鈍化層110。鈍化層110可由無機及/或有機材料層製成，諸如氮化矽、聚醯亞胺或苯并環丁烯，此處僅舉數例。
舉例而言，可藉由使用光微影技術在一層間介電(ILD)材料上沈積並圖案化一光阻劑材料以曝露將變為擷取墊108及/或其他互連件的ILD層之部分來形成擷取墊108及其他互連件。可使用一蝕刻程序(諸如一各向異性幹式蝕刻程序)在ILD層中形成若干開口。可用一擴散障壁層及/或一黏合層(未展示)給該等開口加襯並用一傳導材料填充該等開口。該擴散障壁層可包含TaN、Ta、TiN、Ti、CoW或類似材料之一或多個層，且該傳導材料可包含銅、鎢、鋁、銀及其組合或類似材料。
舉例而言，基板102可包括摻雜或未摻雜之塊體矽或者一絕緣體上半導體(SOI)基板之一主動層。一般而言，一SOI基板包括形成於一絕緣體層上之一半導體材料(諸如矽)之一層。舉例而言，該絕緣體層可係一掩埋氧化物(BOX)層或一個氧化矽層。該絕緣體層提供於一基板(通常係一矽或玻璃基板)上。亦可使用其他基板(諸如一多層或梯度基板)。
可在晶圓100上形成一晶粒111柵格，其中晶粒111藉由劃割深蝕道112而彼此分離。藉由一旦完成處理便沿著劃割深蝕道112分離晶粒111來形成個別獨立半導體裝置。
圖2係在另一製造階段之後的圖1之晶圓100之一局部側視剖面圖，其中穿過鈍化層110及毗鄰於鈍化層110之主動表面與互連區103之一部分形成V形斜面114。可使用一鋸、雷射或其他適合設備沿著水平及垂直劃割深蝕道112形成斜面114。可使用用以在斜面114之經曝露表面上形成測試探針墊之該斜面之任何適合尺寸，且該尺寸可係基於待在晶圓測試期間使用之探針之大小。舉例而言，對於具有直徑為25微米之一接觸尖端之一探針，沿著與半導體裝置之頂部表面成(舉例而言)45度角度之一斜面114，斜面114之長度可係大約70微米。對於一25微米直徑的探針尖端，形成於斜面114上之一探針墊(未展示)之寬度可係45微米，且與該斜面上之下一最近探針墊間隔開至少5微米。其他適合尺寸可用於探針接觸尖端及探針墊。
圖3係在另一製造階段之後的圖2之晶圓100之一局部側視剖面圖，其中圍繞擷取墊108中之一開口117形成開口116。開口116通常大於且延伸超出擷取墊108中之開口117。開口117之直徑可在2微米至20微米之範圍內，且開口116可在5微米至60微米之範圍內或可係其他適合尺寸。取決於用於鈍化層110之材料，可使用一標準蝕刻及/或感光或圖案化技術來形成開口116。
圖4係在另一製造階段之後的圖3之晶圓100之一局部側視剖面圖，其中在邊緣斜面114、擷取墊108及鈍化層110之部分上方但不在擷取墊108中之開口116上方形成包含接觸墊118之一經圖案化傳導層。該經圖案化傳導層亦包含在鈍化層110之其他部分上方圖案化之傳導平面120，其中在該傳導層中具有間隙121以使接觸墊118與傳導平面120分離。接觸墊118之一部分與圍繞擷取墊108中之開口117的擷取墊108之經曝露部分接觸。傳導材料可包含銅、鎢、鋁、銀及其組合或藉助電鍍、濺鍍或其他適合程序形成之類似材料。接觸墊118與傳導平面120形成晶圓100之一頂部層。
圖5係在另一製造階段之後的圖6之晶圓100之一局部側視剖面圖A-A'，其中使開口116延伸以形成用於穿過主動表面與互連區103及基板102之穿基板導通體之開口502。可藉由蝕刻或其他適合技術來形成開口502。應理解，可在單個蝕刻程序或多個蝕刻程序中完成蝕刻程序。亦應理解，可藉由其他方法(諸如研磨、雷射技術或類似技術)來形成開口502。
一旦形成開口502，便在開口502之側壁上形成一電隔離材料層，諸如一絕緣體層122。可使用一CVD、旋轉塗佈或磊晶程序形成覆蓋開口116之側壁之一介電層來形成絕緣體層122。絕緣體層122之介電常數可小於約6或其他適合值且可(舉例而言)藉由此項技術中已知之任何適合方法由用於形成互連件之材料形成。其他適合材料及施加方法可用於絕緣體層122。絕緣體122亦提供傳導材料與基板102之間的額外隔離，藉此達成沿著TSV之側壁之一電容減小。此外，絕緣體122之相對薄隔離結構形成穿矽導通體(TSV)802(圖8)之傳導材料之一增加之有效面積，因此增加TSV 802之有效性。
圖6係圖5之單個晶粒111之一局部俯視圖。接觸墊118形成有具有中心開口117之一圓形部分602及自圓形部分602之外邊緣之一分段延伸至斜面114(圖5)之一矩形墊604。可使用接觸墊118及開口117之其他適合形狀。介於接觸墊118與傳導平面120之間的間隙121圍繞接觸墊118之圓形部分602延伸以使接觸墊118與傳導平面120分離。傳導平面120通常覆蓋圍繞接觸墊118之晶粒111之內區段且在某些區段中覆蓋邊緣斜面114。在沿著劃割線112分割晶粒111之後，晶粒111通常將獨立於晶圓100上之其他電路/晶粒。
圖7係根據本發明之一實施例之包含晶圓100中之一堆疊晶粒111群組之一半導體裝置700之一局部側視剖面圖，其中開口116、502(圖5)彼此對準且重合以形成穿過該堆疊中之兩個或兩個以上晶粒111之一連續開口。每一晶圓100之頂部層126面對一毗鄰晶圓100之頂部層126。內層706中之晶圓100之基板102之底部面對另一晶圓100之底部，而半導體裝置700之頂部及底部處之晶圓100之基板102之底部面朝外且因此曝露於外部環境。由圍繞晶圓100之頂部層126之邊緣之邊緣斜面114(圖1至圖5)對形成V形開口702。在半導體裝置700之內層中於由對準之接觸墊118環繞之開口116(圖5)之頂部處形成擴大區域704，且邊緣斜面114對彼此面對以形成V形開口702。
可使用一適合黏合絕緣材料710(諸如玻璃、環氧樹脂、聚醯亞胺、丙烯酸、聚矽氧或者其他適合附接、接合或扣接技術)來結合晶圓100之頂部層126。可使用一層黏合劑712(諸如像玻璃、環氧樹脂、聚醯亞胺、丙烯酸、聚矽氧那樣的絕緣材料，或諸如焊料或共晶合金之傳導附接材料，或者其他適合附接、接合、安裝或扣接技術)將晶圓100之底部側彼此結合。
圖8係在堆疊晶圓100而使開口116、502(圖5)對準之後的圖7之半導體裝置700之一局部側視剖面圖，其中開口116、502填充有傳導材料。傳導材料形成穿過半導體裝置700之堆疊晶粒111中之至少兩者之連續穿矽導通體(TSV)802。在擴大區域704處收集比在開口116、117、502之其餘部分中更大量之傳導材料，藉此加強且改良面對晶圓100之接觸墊118之間的電耦合之可靠性。
可使用用於傳導電及/或光學信號之任何適合材料在開口116、117、502中形成TSV 802，諸如銅、銅合金、鋁、鎢、銀、多晶矽、矽、傳導聚合物、摻雜碳奈米管、聚丙烯酸酯、聚苯乙烯及其組合。在一項實施例中，至少一個導通體包括一電傳導材料且至少另一導通體包括一光學傳導材料(諸如矽)。一項替代方案係藉由沈積一晶種層且然後執行一電鍍工藝而在開口116、117、502中形成傳導材料。可用於在TSV 802中形成傳導材料之其他替代方案包含：可熔金屬粉末，諸如鈦或鉬粉末；塗佈有一傳導材料之塑膠球，諸如來自New Jersey、Mt.Laurel之Sekisui America公司之Micropearl SOL產品；強化焊料柱，諸如可自California、Milpitas之Six Sigma公司購得之彼等強化焊料柱；作為一晶種層插入穿過開口116之一芯導線與銅、傳導聚合物或其他適合電鍍程序之組合；及/或鎳奈米管或由可摻雜有碘或溴以達成所要傳導性質之碳形成之奈米管。
一旦堆疊各晶圓100，便形成TSV 802，且分割晶粒111，藉由斜面114在晶粒111之間形成開口702。可使用測試探針804以藉由對準探針804與開口702並接觸晶粒111上之一斜面114上之至少一個接觸墊來個別地測試晶圓100之功能性。探針804之尖端805可係V形以使得探針804將相對於開口702對準。由於每一對晶圓100之間皆存在邊緣斜面114，因此所有晶圓100可由探針804彼此獨立地予以測試，只要探針804之尖端805僅耦合至對應於正測試之晶圓100的邊緣斜面702之一個側或探針墊即可。
當兩個晶粒111面對面地堆疊時，一第一晶粒111處於一第一定向且一第二晶粒111處於相對於第一晶粒之一鏡像定向。晶粒111可經組態以使得第一晶粒111之擷取墊108對準於第二晶粒111之鏡像擷取墊108。在一項實施例中，擷取墊108對準於晶粒111之中心隆脊，因此在堆疊之後擷取墊108將對準於兩個晶粒111之對應輸入或輸出。在某些實施例中，可遠離晶粒111之中心隆脊對稱地放置在功能上耦合位址或資料信號之擷取墊108，以使得當第一及第二晶粒111之主動表面面對面地堆疊時，耦合至該第一晶粒111之第一位址輸入之一第一擷取墊108將耦合至該第二晶粒111之一第二位址輸入，且該第一晶粒111之第二擷取墊108將耦合至該第一晶粒111之一第一資料輸入且耦合至該第二晶粒111之一第二資料輸入。
注意，可將晶圓100分割或分離成若干晶粒111堆疊以允許測試個別晶粒111堆疊。因此，在某些實施例中，可將如本文中所使用之術語半導體裝置700視為一晶粒111之堆疊或一晶圓100之堆疊。另外，一堆疊中之某些晶圓100或晶粒111可不包含邊緣斜面114，但仍可散置於具有邊緣斜面114之一晶圓100及晶粒111之堆疊中。
一旦測試完成，便可使用探針804來選擇性地施加電流以程式化半導體裝置700中之熔絲。可將散熱器結構806附接至半導體裝置700之一或多個側807上之開口702。散熱器結構806可具有一或多個突出部分808，突出部分808經間隔開及塑形以在散熱器結構806毗鄰於半導體裝置700定位時熱耦合至對應開口702之內表面。一熱傳導材料810層可定位於散熱器806與半導體裝置700之間以改良自該裝置至該散熱器之熱轉移。傳導材料810可包含突出部分812，突出部分812經間隔開及塑形以在散熱器結構806毗鄰於半導體裝置700定位時接觸對應開口702之內表面。該散熱器可包括一電傳導材料或一絕緣材料。散熱器806可由鋁、鋁合金、銅、銅合金、氮化硼、氮化鋁、金剛石、碳奈米管及其組合形成。熱傳導材料810可係含有懸浮碳奈米管或氧化鈹、氮化鋁、氮化硼或金剛石粉末之一聚矽氧或基於環氧樹脂之材料。在其他實施例中，熱傳導材料可係一相變金屬合金、一基於石墨烯之黏合劑或類似材料。在一項實施例中，該散熱器熱耦合至傳導平面120以達成改良之熱移除。
圖9係用於在程序902中以圖1之晶圓100開始形成半導體裝置700之一方法之一實施例之一流程圖。該晶圓已經處理成包含主動電路及互連件之一或多個層。通常在電路及互連件上方施加一鈍化材料層。程序904包含使用一雷射、鋸或其他適合設備沿著晶圓之垂直及水平劃割線形成斜面。該等斜面可具有一V形狀或其他適合形狀。程序906包含在該鈍化材料中形成開口以曝露已形成於晶圓之最後或最上金屬層中之擷取墊中之開口。該鈍化材料中之開口通常大於擷取墊中之開口以允許一經圖案化傳導層之部分在於程序908中形成傳導層時接觸擷取墊。該傳導層通常包含藉由傳導材料中之間隙彼此分離之接觸墊及傳導平面。在斜面114及擷取墊中之至少某些擷取墊上方圖案化該等接觸墊。可按晶圓上之電路之要求而在其他擷取墊上方形成該等傳導平面。然而，擷取墊中之開口保持未被鈍化材料及傳導層覆蓋。
程序910可包含使擷取墊中之開口延伸穿過晶圓之其他層以形成穿基板導通體(TSV)。程序912可包含藉由沈積絕緣材料、磊晶生長絕緣材料或其他適合技術在TSV之側壁上形成一電隔離層。
程序914包含形成一晶圓堆疊以使得TSV中之開口對準於穿過該堆疊之一連續柱中。若已將晶圓分割成個別晶粒，則可堆疊該等晶粒以使得TSV中之開口對準於穿過該堆疊之一連續柱中。
程序916包含使用電鍍、可熔金屬粉末、塗佈有一傳導材料之塑膠球、強化焊料柱、作為一晶種層插入穿過開口之一芯導線與銅、傳導聚合物或其他適合電鍍程序之組合及/或由碳或金屬形成之奈米管(僅僅作為某些實例)用傳導材料填充TSV。可使用用於填充TSV之其他適合技術及材料。該傳導材料形成穿過TSV之一連續傳導路徑，其中在每一晶粒上之TSV之間的開口處具有額外傳導材料積累(舉例而言，如圖7及圖8中之擴大區域704所展示)。
若尚未將晶圓分割成個別晶粒，則可在用傳導材料填充TSV之後在程序918中分割堆疊晶粒。由於劃割深蝕道中之V形凹槽覆蓋有傳導材料，因此一旦分割晶粒便在邊緣斜面處曝露探針墊。
程序920包含藉由將一或多個探針尖端插入至邊緣斜面之間的一各別開口中來探測堆疊半導體裝置。該等探針尖端電接觸堆疊中之一對晶圓或晶粒之探針墊中之至少一者以測試每一晶圓或晶粒之功能性。另外，若半導體裝置之主動電路包含耦合至一各別探針墊之一或多個熔絲，則可經由探針選擇性地施加電流至探針墊以程式化該等熔絲。
在測試探測之後，程序922可包含將一散熱器附接至堆疊半導體裝置之垂直側。該散熱器可包括插入至堆疊半導體裝置之斜面邊緣中以接觸各別半導體裝置之探針墊之一或多個突出部分。此外，可在堆疊半導體裝置與散熱器之間插入一熱傳導材料層以改良熱轉移。該熱傳導材料可經組態以貼合接觸堆疊之邊緣斜面處之探針墊之突出部以增加可自堆疊半導體裝置耗散熱之面積量。
迄今為止，應瞭解，一種堆疊半導體裝置700、800之一實施例可包括具有一第一主表面及與該第一主表面相對之一第二主表面之一第一半導體裝置111。該第一半導體裝置111之該第一主表面具有：主動電路103；一斜面邊緣114，其在該第一半導體裝置111之至少一個邊緣上；及一探針墊，其延伸至該第一半導體裝置111之該斜面邊緣114上。一第二半導體裝置111可包含一第一主表面及與該第一主表面相對之一第二主表面，該第二半導體裝置111之該第一主表面具有：主動電路103；一斜面邊緣114，其在該第二半導體裝置111之至少一個邊緣上；及一探針墊，其延伸至該第二半導體裝置111之該斜面邊緣114上。該第一半導體裝置111之該第一主表面面對該第二半導體裝置111之該第一主表面，以使得該第一半導體裝置111及該第二半導體裝置111之該等第一主表面介於該第一半導體裝置111及該第二半導體裝置111之該等第二主表面之間，且其中該第一半導體裝置111之該斜面邊緣114面對該第二半導體裝置111之該斜面邊緣114，以使得一第一開口形成於該第一半導體裝置111及該第二半導體裝置111之該等斜面邊緣114之間該堆疊半導體裝置700、800之一第一垂直側上。
在堆疊半導體裝置700、800之另一態樣中，該第一開口之該等斜面邊緣114可能夠將一探針尖端805對準於該第一半導體裝置111之該探針墊。
在堆疊半導體裝置700、800之另一態樣中，該第一半導體裝置111之該探針墊可電耦合至該第一半導體裝置111之該主動電路103。該第二半導體裝置111之該探針墊電耦合至該第二半導體裝置111之該主動電路103。
在堆疊半導體裝置700、800之另一態樣中，該第一半導體裝置111及該第二半導體裝置111中之每一者可包括一傳導平面。該第一半導體裝置111之該探針墊電耦合至該第一半導體裝置111之該傳導平面。該第二半導體裝置111之該探針墊電耦合至該第二半導體裝置111之該傳導平面。
在堆疊半導體裝置700、800之另一態樣中，一散熱器806附接至該堆疊半導體裝置700、800之該第一垂直側。該散熱器806可包含一第一突出部分808，其插入至該第一半導體裝置111及該第二半導體裝置111之該等斜面邊緣114之間的該第一開口中且接觸該第一半導體裝置111及該第二半導體裝置111中之每一者之該探針墊。
在另一態樣中，該堆疊半導體裝置700、800可包含複數個連續傳導導通體802。該複數個連續傳導導通體802中之每一連續傳導導通體802自該第一半導體裝置111之該第二主表面穿過該第一半導體裝置111延伸至該第二半導體裝置111之該第一主表面。
在堆疊半導體裝置700、800之另一態樣中，該複數個連續傳導導通體802中之至少一個連續傳導導通體802耦合至該第一半導體裝置111及該第二半導體裝置111中之每一者之該主動電路103。
在堆疊半導體裝置700、800之另一態樣中，該第一半導體裝置111之該主動電路103可包括耦合至該第一半導體裝置111之該探針墊及該複數個連續傳導導通體802中之一第一連續傳導導通體802之一熔絲105。該第二半導體裝置111之該主動電路103包括耦合至該第二半導體裝置111之該探針墊及該複數個傳導導通體802中之一第二連續傳導導通體802之一熔絲105。
在堆疊半導體裝置700、800之另一態樣中，該第一半導體裝置111及該第二半導體裝置111中之每一者可進一步表徵為一記憶體裝置。
在堆疊半導體裝置700、800之另一態樣中，該第一半導體裝置111之該第一主表面可具有在該第一半導體裝置111之一第二邊緣上之一第二斜面邊緣114及延伸至該第一半導體裝置111之該第二斜面邊緣114上之一第二探針墊。該第二半導體裝置111之該第一主表面具有在該第二半導體裝置111之一第二邊緣上之一第二斜面邊緣114及延伸至該第二半導體裝置111之該第二斜面邊緣114上之一第二探針墊。
在堆疊半導體裝置700、800之另一態樣中，一第三半導體裝置111具有一第一主表面及與該第一主表面相對之一第二主表面。該第三半導體裝置111之該第一主表面可包含：主動電路103；一斜面邊緣114，其在該第三半導體裝置111之至少一個邊緣上；及一探針墊，其延伸至該第三半導體裝置111之該斜面邊緣114上。一第四半導體裝置111可具有一第一主表面及與該第一主表面相對之一第二主表面。該第四半導體裝置111之該第一主表面可包含：主動電路103；一斜面邊緣114，其在該第四半導體裝置111之至少一個邊緣上；及一探針墊，其延伸至該第四半導體裝置111之該斜面邊緣114上。該第三半導體裝置111之該第一主表面面對該第四半導體裝置111之該第一主表面，以使得該第三半導體裝置111及該第四半導體裝置111之該等第一主表面介於該第三半導體裝置111及該第四半導體裝置111之該等第二主表面之間，且其中該第三半導體裝置111之該斜面邊緣114面對該第四半導體裝置111之該斜面邊緣114，以使得一第二開口形成於該第三半導體裝置111及該第四半導體裝置111之該等斜面邊緣114之間該堆疊半導體裝置700、800之該第一垂直側上。該第二半導體裝置111之該第二主表面面對該第三半導體裝置111之該第二主表面，以使得該第二半導體裝置111及該第三半導體裝置111之該等第二主表面介於該第二半導體裝置111及該第三半導體裝置111之該等第一主表面之間。
在堆疊半導體裝置700、800之另一態樣中，第三半導體裝置111及第四半導體裝置111中之每一者可包括一傳導平面。該第三半導體裝置111之該探針墊可電耦合至該第三半導體裝置111之該傳導平面，且該第四半導體裝置111之該探針墊可電耦合至該第四半導體裝置111之該傳導平面。
在堆疊半導體裝置700、800之另一態樣中，一散熱器806可附接至該堆疊半導體裝置700、800之該第一垂直側。該散熱器806可具有一第二突出部分808，其插入至該第三半導體裝置111及該第四半導體裝置111之該等斜面邊緣114之間的該第二開口中且接觸該第三半導體裝置111及該第四半導體裝置111中之每一者之該探針墊。
在另一實施例中，一種用於探測一堆疊半導體裝置700、800之方法可包括：提供一堆疊半導體裝置700、800，該堆疊半導體裝置700、800包括：一第一半導體裝置111，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第一半導體裝置111之該第一主表面具有主動電路103、在該第一半導體裝置111之至少一個邊緣上之一斜面邊緣114及延伸至該第一半導體裝置111之該斜面邊緣114上之一探針墊。可提供具有一第一主表面及與該第一主表面相對之一第二主表面之一第二半導體裝置111。該第二半導體裝置111之該第一主表面可具有主動電路103、在該第二半導體裝置111之至少一個邊緣上之一斜面邊緣114及延伸至該第二半導體裝置111之該斜面邊緣114上之一探針墊。該第一半導體裝置111之該第一主表面面對該第二半導體裝置111之該第一主表面，以使得該第一半導體裝置111及該第二半導體裝置111之該等第一主表面介於該第一半導體裝置111及該第二半導體裝置111之該等第二主表面之間，且其中該第一半導體裝置111之該斜面邊緣114面對該第二半導體裝置111之該斜面邊緣114，以使得一第一開口形成於該第一半導體裝置111及該第二半導體裝置111之該等斜面邊緣114之間該堆疊半導體裝置700、800之一第一垂直側上。可藉由將一第一探針尖端805插入至該第一開口中來探測該堆疊半導體裝置700、800，其中該第一探針尖端805耦合至該第一半導體裝置111之該探針墊及該第二半導體裝置111之該探針墊中之至少一者。
在用於探測一堆疊半導體裝置700、800之方法之另一態樣中，該第一半導體裝置111之該主動電路103包括耦合至該第一半導體裝置111之該探針墊之一熔絲105；且該第二半導體裝置111之該主動電路103包括耦合至該第二半導體裝置111之該探針墊之一熔絲105。該方法進一步包括：藉由將一信號選擇性地施加至該第一半導體裝置111及該第二半導體裝置111之每一探針墊來程式化該第一半導體裝置111及該第二半導體裝置111之該等熔絲105中之每一者。
在用於探測一堆疊半導體裝置700、800之方法之另一態樣中，該第一半導體裝置111及該第二半導體裝置111中之每一者之該主動電路103包括至少一個熔絲105，該至少一個熔絲105中之每一者耦合至延伸至一對應斜面邊緣114上之一對應探針墊。該程式化包括：藉由將信號選擇性地施加至每一對應探針墊以將一第一半導體裝置111位址程式化至該第一半導體裝置111之複數個熔絲105中並將一第二半導體裝置111位址程式化至該第二半導體裝置111之複數個熔絲105中來程式化該第一半導體裝置111及該第二半導體裝置111之該複數個熔絲105中之每一者。
在用於探測一堆疊半導體裝置700、800之方法之另一態樣中，該第一半導體裝置111及該第二半導體裝置111中之每一者包括一傳導平面。該第一半導體裝置111之該探針墊可耦合至該第一半導體裝置111之該傳導平面。該第二半導體裝置111之該探針墊可耦合至該第二半導體裝置111之該傳導平面。該方法可進一步包括：在該探測之後，將一散熱器806附接至該堆疊半導體裝置700、800之該第一垂直側。該散熱器806可包括一第一突出部分808，其插入至該第一半導體裝置111及該第二半導體裝置111之該等斜面邊緣114之間的該第一開口中且接觸該第一半導體裝置111及該第二半導體裝置111中之每一者之該探針墊。
在又一實施例中，一種堆疊半導體裝置700、800可包括具有一第一主表面及與該第一主表面相對之一第二主表面之一第一半導體裝置111。該第一半導體裝置111之該第一主表面具有主動電路103且具有在該第一半導體裝置111之至少一個邊緣上之一斜面邊緣114。一第二半導體裝置111可具有一第一主表面及與該第一主表面相對之一第二主表面。該第二半導體裝置111之該第一主表面可具有主動電路103及在該第二半導體裝置111之至少一個邊緣上之一斜面邊緣114。一第三半導體裝置111可具有一第一主表面及與該第一主表面相對之一第二主表面，該第三半導體裝置111之該第一主表面可具有主動電路103及在該第三半導體裝置111之至少一個邊緣上之一斜面邊緣114。一第四半導體裝置111可具有一第一主表面及與該第一主表面相對之一第二主表面。該第四半導體裝置111之該第一主表面可具有主動電路103且具有在該第四半導體裝置111之至少一個邊緣上之一斜面邊緣114。該第一半導體裝置111之該第一主表面可面對該第二半導體裝置111之該第一主表面，以使得該第一半導體裝置111及該第二半導體裝置111之該等第一主表面介於該第一半導體裝置111及該第二半導體裝置111之該等第二主表面之間，且其中該第一半導體裝置111之該斜面邊緣114面對該第二半導體裝置111之該斜面邊緣114，以使得一第一開口形成於該第一半導體裝置111及該第二半導體裝置111之該等斜面邊緣114之間該堆疊半導體裝置700、800之一第一垂直側上。該第三半導體裝置111之該第一主表面可面對該第四半導體裝置111之該第一主表面，以使得該第三半導體裝置111及該第四半導體裝置111之該等第一主表面介於該第三半導體裝置111及該第四半導體裝置111之該等第二主表面之間，且其中該第三半導體裝置111之該斜面邊緣114面對該第四半導體裝置111之該斜面邊緣114，以使得一第二開口形成於該第三半導體裝置111及該第四半導體裝置111之該等斜面邊緣114之間該堆疊半導體裝置700、800之該第一垂直側上。該第二半導體裝置111之該第二主表面可面對該第三半導體裝置111之該第二主表面，以使得該第二半導體裝置111及該第三半導體裝置111之該等第二主表面介於該第二半導體裝置111及該第三半導體裝置111之該等第一主表面之間。一散熱器806可附接至該堆疊半導體裝置700、800之該第一垂直側，該散熱器806具有插入至該第一半導體裝置111及該第二半導體裝置111之該等斜面邊緣114之間的該第一開口中之一第一突出部分808以及插入至該第三半導體裝置111及該第四半導體裝置111之該等斜面邊緣114之間的該第二開口中之一第二突出部分808。
在另一態樣中，該堆疊半導體裝置700、800可包括複數個連續傳導導通體802，其中該複數個連續傳導導通體802中之每一連續傳導導通體802自該第一半導體裝置111之該第二主表面延伸穿過該第一半導體裝置111、該第二半導體裝置111及該第三半導體裝置111。
在另一態樣中，該複數個連續傳導導通體802中之至少一個連續傳導導通體802可電耦合至該第一半導體裝置111、該第二半導體裝置111、該第三半導體裝置111及該第四半導體裝置111中之每一者之該第一主表面處之該主動電路103。
由於實施本發明之設備在很大程度上係由熟習此項技術者已知之電子組件及電路構成，因此為理解及瞭解本發明之基本概念且為了不模糊或分散對本發明之教示之注意將不在大於如上文所圖解說明視為必需的任何程度上闡釋電路細節。
雖然本文參考特定實施例闡述了本發明，但可在不背離以下申請專利範圍中所陳述之本發明之範疇之情形下做出各種修改及改變。因此，應將本說明書及各圖視作一說明性而非一限定性意義，且所有此等修改皆意欲包含於本發明之範疇內。本文中關於特定實施例所闡述之任何益處、優點或問題之解決方案並非意欲被理解為任何或所有請求項之一關鍵、必需或基本特徵或元素。
如本文中所用，術語「耦合」並非意欲限於一直接耦合或者一機械或光學耦合。此外，在說明及申請專利範圍中，術語「前」、「後」、「頂部」、「底部」、「在上方」、「在下方」及類似術語(若有)係用於闡述目的而未必用於闡述永久的相對位置。應理解，如此使用之術語在適當情形下可互換，以使得本文中所闡述之本發明實施例能夠(舉例而言)以除本文中所圖解說明或以其他方式闡述之彼等定向以外之定向操作。此外，將如本文中所用之術語「一(a或an)」定義為一或一者以上。此外，在申請專利範圍中使用諸如「至少一個」及「一或多個」等介紹性片語不應解釋為暗示由不定冠詞「一」對另一請求項元素之介紹將含有此所介紹請求項元素之任何特定請求項限制於含有僅一個此元素之發明，甚至當相同請求項包含介紹性片語「一或多個」或「至少一個」及諸如「一」等不定冠詞時亦如此。對於定冠詞之使用，此同樣成立。除非另有說明，否則，使用諸如「第一」及「第二」等術語來任意地區分此等術語所闡述之元件。因此，此等術語未必意欲指示此等元件之時間或其他優先順序。
100‧‧‧晶圓
102‧‧‧基板/半導體基板
103‧‧‧主動表面與互連區/主動電路
104‧‧‧電晶體
105‧‧‧熔絲
106‧‧‧互連件
108‧‧‧擷取墊
110‧‧‧鈍化層
111‧‧‧晶粒/堆疊晶粒/第一晶粒/第二晶粒/第一半導體裝置/第二半導體裝置/第三半導體裝置/第四半導體裝置
112‧‧‧劃割深蝕道/劃割線
114‧‧‧斜面/斜面邊緣/邊緣斜面
116‧‧‧開口/連續開口/連續傳導導通體
117‧‧‧開口/中心開口
118‧‧‧接觸墊/探針墊
120‧‧‧傳導平面/探針墊
121‧‧‧間隙
122‧‧‧絕緣體/絕緣體層
126‧‧‧頂部層
502‧‧‧開口/連續開口
602‧‧‧圓形部分
604‧‧‧矩形墊
700‧‧‧半導體裝置/堆疊半導體裝置
702‧‧‧開口/V形開口/邊緣斜面
704‧‧‧擴大區域
706‧‧‧內層
710‧‧‧黏合絕緣材料
712‧‧‧黏合劑
802‧‧‧穿矽導通體(TSV)/連續傳導導通體
804‧‧‧測試探針/探針
805‧‧‧尖端/探針尖端/第一探針尖端
806‧‧‧散熱器/散熱器結構
807‧‧‧側
808‧‧‧突出部分/第一突出部分/第二突出部分
810‧‧‧熱傳導材料/傳導材料/第一開口
812‧‧‧突出部分
圖1係根據本發明之一實施例在一製造階段之後的一半導體裝置之一局部側視剖面圖。
圖2係在另一製造階段之後的圖1之半導體裝置之一局部側視剖面圖。
圖3係在另一製造階段之後的圖2之半導體裝置之一局部側視剖面圖。
圖4係在另一製造階段之後的圖3之半導體裝置之一局部側視剖面圖。
圖5係在另一製造階段之後的圖4之半導體裝置之一局部側視剖面圖。
圖6係圖5之半導體裝置之一局部俯視圖。
圖7係根據本發明之一實施例之一堆疊半導體裝置群組之一局部側視剖面圖。
圖8係根據本發明之一實施例之具有連續填充導通體、測試探針及散熱器結構之一堆疊半導體裝置群組之一局部側視剖面圖。
圖9係用於形成圖1至圖8之半導體裝置之一方法之一實施例之一流程圖。
100‧‧‧晶圓
111‧‧‧晶粒/堆疊晶粒/第一晶粒/第二晶粒/第一半導體裝置/第二半導體裝置/第三半導體裝置/第四半導體裝置
122‧‧‧絕緣體/絕緣體層
502‧‧‧開口/連續開口
700‧‧‧半導體裝置/堆疊半導體裝置
702‧‧‧開口/V形開口/邊緣斜面
704‧‧‧擴大區域
802‧‧‧穿矽導通體(TSV)/連續傳導導通體
804‧‧‧測試探針/探針
805‧‧‧尖端/探針尖端/第一探針尖端
806‧‧‧散熱器/散熱器結構
807‧‧‧側
808‧‧‧突出部分/第一突出部分/第二突出部分
810‧‧‧熱傳導材料/傳導材料/第一開口
812‧‧‧突出部分

权利要求:
Claims (20)
[1] 一種堆疊半導體裝置，其包括：一第一半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第一半導體裝置之該第一主表面具有：主動電路；一斜面邊緣，其在該第一半導體裝置之至少一個邊緣上；及一探針墊，其延伸至該第一半導體裝置之該斜面邊緣上；及一第二半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第二半導體裝置之該第一主表面具有：主動電路；一斜面邊緣，其在該第二半導體裝置之至少一個邊緣上；及一探針墊，其延伸至該第二半導體裝置之該斜面邊緣上；其中：該第一半導體裝置之該第一主表面面對該第二半導體裝置之該第一主表面，以使得該第一半導體裝置及該第二半導體裝置之該等第一主表面介於該第一半導體裝置及該第二半導體裝置之該等第二主表面之間，且其中該第一半導體裝置之該斜面邊緣面對該第二半導體裝置之該斜面邊緣，以使得一第一開口形成於該第一半導體裝置及該第二半導體裝置之該等斜面邊緣之間該堆疊半導體裝置之一第一垂直側上。
[2] 如請求項1之堆疊半導體裝置，其中該第一開口之該等斜面邊緣能夠將一探針尖端對準於該第一半導體裝置之該探針墊。
[3] 如請求項1之堆疊半導體裝置，其中：該第一半導體裝置之該探針墊電耦合至該第一半導體裝置之該主動電路；該第二半導體裝置之該探針墊電耦合至該第二半導體裝置之該主動電路。
[4] 如請求項1之堆疊半導體裝置，其中該第一半導體裝置及該第二半導體裝置中之每一者包括一傳導平面，其中：該第一半導體裝置之該探針墊電耦合至該第一半導體裝置之該傳導平面；且該第二半導體裝置之該探針墊電耦合至該第二半導體裝置之該傳導平面。
[5] 如請求項4之堆疊半導體裝置，其進一步包括：一散熱器806，其附接至該堆疊半導體裝置之該第一垂直側，該散熱器具有：一第一突出部分，其插入至該第一半導體裝置及該第二半導體裝置之該等斜面邊緣之間的該第一開口中且接觸該第一半導體裝置及該第二半導體裝置中之每一者之該探針墊。
[6] 如請求項1之堆疊半導體裝置，其進一步包括：複數個連續傳導導通體，其中該複數個連續傳導導通體中之每一連續傳導導通體自該第一半導體裝置之該第二主表面穿過該第一半導體裝置延伸至該第二半導體裝置之該第一主表面。
[7] 如請求項6之堆疊半導體裝置，其中該複數個連續傳導導通體中之至少一個連續傳導導通體802耦合至該第一半導體裝置及該第二半導體裝置中之每一者之該主動電路103。
[8] 如請求項6之堆疊半導體裝置，其中：該第一半導體裝置之該主動電路包括耦合至該第一半導體裝置之該探針墊及該複數個連續傳導導通體中之一第一連續傳導導通體之一熔絲；且該第二半導體裝置之該主動電路包括耦合至該第二半導體裝置之該探針墊及該複數個傳導導通體中之一第二連續傳導導通體之一熔絲。
[9] 如請求項1之堆疊半導體裝置，其中該第一半導體裝置及該第二半導體裝置中之每一者進一步表徵為一記憶體裝置。
[10] 如請求項1之堆疊半導體裝置，其中：該第一半導體裝置之該第一主表面具有在該第一半導體裝置之一第二邊緣上之一第二斜面邊緣及延伸至該第一半導體裝置之該第二斜面邊緣上之一第二探針墊；且該第二半導體裝置之該第一主表面具有在該第二半導體裝置之一第二邊緣上之一第二斜面邊緣及延伸至該第二半導體裝置之該第二斜面邊緣上之一第二探針墊。
[11] 如請求項1之堆疊半導體裝置，其進一步包括：一第三半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第三半導體裝置之該第一主表面具有：主動電路；一斜面邊緣，其在該第三半導體裝置之至少一個邊緣上；及一探針墊，其延伸至該第三半導體裝置之該斜面邊緣上；一第四半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第四半導體裝置之該第一主表面具有：主動電路；一斜面邊緣，其在該第四半導體裝置之至少一個邊緣上；及一探針墊，其延伸至該第四半導體裝置之該斜面邊緣上；其中：該第三半導體裝置之該第一主表面面對該第四半導體裝置之該第一主表面，以使得該第三半導體裝置及該第四半導體裝置之該等第一主表面介於該第三半導體裝置及該第四半導體裝置之該等第二主表面之間，且其中該第三半導體裝置之該斜面邊緣面對該第四半導體裝置之該斜面邊緣，以使得一第二開口形成於該第三半導體裝置及該第四半導體裝置之該等斜面邊緣之間該堆疊半導體裝置之該第一垂直側上；且該第二半導體裝置之該第二主表面面對該第三半導體裝置之該第二主表面，以使得該第二半導體裝置及該第三半導體裝置之該等第二主表面介於該第二半導體裝置及該第三半導體裝置之該等第一主表面之間。
[12] 如請求項11之堆疊半導體裝置，其中第三半導體裝置及第四半導體裝置中之每一者包括一傳導平面，其中：該第三半導體裝置之該探針墊電耦合至該第三半導體裝置之該傳導平面；該第四半導體裝置之該探針墊電耦合至該第四半導體裝置之該傳導平面。
[13] 如請求項12之堆疊半導體裝置，其進一步包括：一散熱器，其附接至該堆疊半導體裝置之該第一垂直側，該散熱器具有：一第二突出部分，其插入至該第三半導體裝置及該第四半導體裝置之該等斜面邊緣之間的該第二開口中且接觸該第三半導體裝置及該第四半導體裝置中之每一者之該探針墊。
[14] 一種用於探測一堆疊半導體裝置之方法，其包括：提供一堆疊半導體裝置，該堆疊半導體裝置包括：一第一半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第一半導體裝置之該第一主表面具有主動電路、在該第一半導體裝置之至少一個邊緣上之一斜面邊緣及延伸至該第一半導體裝置之該斜面邊緣上之一探針墊；一第二半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第二半導體裝置之該第一主表面具有主動電路、在該第二半導體裝置之至少一個邊緣上之一斜面邊緣及延伸至該第二半導體裝置之該斜面邊緣上之一探針墊，其中：該第一半導體裝置之該第一主表面面對該第二半導體裝置之該第一主表面，以使得該第一半導體裝置及該第二半導體裝置之該等第一主表面介於該第一半導體裝置及該第二半導體裝置之該等第二主表面之間，且其中該第一半導體裝置之該斜面邊緣面對該第二半導體裝置之該斜面邊緣，以使得一第一開口形成於該第一半導體裝置及該第二半導體裝置之該等斜面邊緣之間該堆疊半導體裝置之一第一垂直側上；及藉由將一第一探針尖端805插入至該第一開口中來探測該堆疊半導體裝置，其中該第一探針尖端耦合至該第一半導體裝置之該探針墊及該第二半導體裝置之該探針墊中之至少一者。
[15] 如請求項14之方法，其中：該第一半導體裝置之該主動電路包括耦合至該第一半導體裝置之該探針墊之一熔絲；且該第二半導體裝置之該主動電路包括耦合至該第二半導體裝置之該探針墊之一熔絲；且該方法進一步包括：藉由將一信號選擇性地施加至該第一半導體裝置及該第二半導體裝置之每一探針墊來程式化該第一半導體裝置及該第二半導體裝置之該等熔絲中之每一者。
[16] 如請求項15之方法，其中該第一半導體裝置及該第二半導體裝置中之每一者之該主動電路包括至少一個熔絲，該至少一個熔絲中之每一者耦合至延伸至一對應斜面邊緣上之一對應探針墊，其中該程式化包括：藉由將信號選擇性地施加至每一對應探針墊以將一第一半導體裝置位址程式化至該第一半導體裝置之複數個熔絲中並將一第二半導體裝置位址程式化至該第二半導體裝置之複數個熔絲中來程式化該第一半導體裝置及該第二半導體裝置之該複數個熔絲中之每一者。
[17] 如請求項14之方法，其中該第一半導體裝置及該第二半導體裝置中之每一者包括一傳導平面，其中：該第一半導體裝置之該探針墊耦合至該第一半導體裝置之該傳導平面；該第二半導體裝置之該探針墊耦合至該第二半導體裝置之該傳導平面；該方法進一步包括：在該探測之後，將一散熱器附接至該堆疊半導體裝置之該第一垂直側，該散熱器包括：一第一突出部分，其插入至該第一半導體裝置及該第二半導體裝置之該等斜面邊緣之間的該第一開口中且接觸該第一半導體裝置及該第二半導體裝置中之每一者之該探針墊。
[18] 一種堆疊半導體裝置，其包括：一第一半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第一半導體裝置之該第一主表面具有主動電路且具有在該第一半導體裝置之至少一個邊緣上之一斜面邊緣；一第二半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第二半導體裝置之該第一主表面具有主動電路且具有在該第二半導體裝置之至少一個邊緣上之一斜面邊緣；一第三半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第三半導體裝置之該第一主表面具有主動電路且具有在該第三半導體裝置之至少一個邊緣上之一斜面邊緣；一第四半導體裝置，其具有一第一主表面及與該第一主表面相對之一第二主表面，該第四半導體裝置之該第一主表面具有主動電路且具有在該第四半導體裝置之至少一個邊緣上之一斜面邊緣，其中：該第一半導體裝置之該第一主表面面對該第二半導體裝置之該第一主表面，以使得該第一半導體裝置及該第二半導體裝置之該等第一主表面介於該第一半導體裝置及該第二半導體裝置之該等第二主表面之間，且其中該第一半導體裝置之該斜面邊緣面對該第二半導體裝置之該斜面邊緣，以使得一第一開口形成於該第一半導體裝置及該第二半導體裝置之該等斜面邊緣之間該堆疊半導體裝置之一第一垂直側上；該第三半導體裝置之該第一主表面面對該第四半導體裝置之該第一主表面，以使得該第三半導體裝置及該第四半導體裝置之該等第一主表面介於該第三半導體裝置及該第四半導體裝置之該等第二主表面之間，且其中該第三半導體裝置之該斜面邊緣面對該第四半導體裝置之該斜面邊緣，以使得一第二開口形成於該第三半導體裝置及該第四半導體裝置之該等斜面邊緣之間該堆疊半導體裝置之該第一垂直側上；且該第二半導體裝置之該第二主表面面對該第三半導體裝置之該第二主表面，以使得該第二半導體裝置及該第三半導體裝置之該等第二主表面介於該第二半導體裝置及該第三半導體裝置之該等第一主表面之間；一散熱器806，其附接至該堆疊半導體裝置之該第一垂直側，該散熱器具有插入至該第一半導體裝置及該第二半導體裝置之該等斜面邊緣之間的該第一開口中之一第一突出部分以及插入至該第三半導體裝置及該第四半導體裝置之該等斜面邊緣之間的該第二開口中之一第二突出部分。
[19] 如請求項18之堆疊半導體裝置，其進一步包括：複數個連續傳導導通體，其中該複數個連續傳導導通體中之每一連續傳導導通體802自該第一半導體裝置之該第二主表面延伸穿過該第一半導體裝置、第二半導體裝置及第三半導體裝置。
[20] 如請求項19之堆疊半導體裝置，其中該複數個連續傳導導通體中之至少一個連續傳導導通體電耦合至該第一半導體裝置、該第二半導體裝置、該第三半導體裝置及該第四半導體裝置中之每一者之該第一主表面處之該主動電路。

类似技术:

公开号 | 公开日 | 专利标题

US11233036B2|2022-01-25|Interconnect structure with redundant electrical connectors and associated systems and methods

US9837372B1|2017-12-05|Wafer-level die to package and die to die interconnects suspended over integrated heat sinks

KR101808921B1|2017-12-13|패키지 및 그 제조 방법

US10937721B2|2021-03-02|Semiconductor structure

TW201320298A|2013-05-16|堆疊半導體裝置

US8048794B2|2011-11-01|3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport

TWI549251B|2016-09-11|堆疊半導體裝置

TWI689061B|2020-03-21|具有熱導柱之積體電路封裝

US20130154112A1|2013-06-20|Method for Forming Isolation Trenches in Micro-Bump Interconnect Structures and Devices Obtained Thereof

CN110504247B|2021-10-22|集成电路封装件及其形成方法

US20210098379A1|2021-04-01|Method for forming chip package structure

US10529693B2|2020-01-07|3D stacked dies with disparate interconnect footprints

US9082757B2|2015-07-14|Stacked semiconductor devices

CN110112115B|2021-10-22|集成电路封装件及其形成方法

US20210327807A1|2021-10-21|Manufacturing method of semiconductor structure

US20140339705A1|2014-11-20|Iintegrated circuit package using silicon-on-oxide interposer substrate with through-silicon vias

US20210134704A1|2021-05-06|Package structure and method of fabricating the same

US20190139886A1|2019-05-09|Package structure and manufacturing method thereof

同族专利:

公开号 | 公开日

TWI549251B|2016-09-11|

EP2579308A2|2013-04-10|

US8796822B2|2014-08-05|

US20130088255A1|2013-04-11|

CN103035629A|2013-04-10|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US5210601A|1989-10-31|1993-05-11|Kabushiki Kaisha Toshiba|Compression contacted semiconductor device and method for making of the same|

US5019943A|1990-02-14|1991-05-28|Unisys Corporation|High density chip stack having a zigzag-shaped face which accommodates connections between chips|

US5675180A|1994-06-23|1997-10-07|Cubic Memory, Inc.|Vertical interconnect process for silicon segments|

DE19626126C2|1996-06-28|1998-04-16|Fraunhofer Ges Forschung|Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung|

US6620731B1|1997-12-18|2003-09-16|Micron Technology, Inc.|Method for fabricating semiconductor components and interconnects with contacts on opposing sides|

US6195883B1|1998-03-25|2001-03-06|International Business Machines Corporation|Full additive process with filled plated through holes|

US6153929A|1998-08-21|2000-11-28|Micron Technology, Inc.|Low profile multi-IC package connector|

TW518733B|2000-04-08|2003-01-21|Advanced Semiconductor Eng|Attaching method of heat sink for chip package|

JP3779524B2|2000-04-20|2006-05-31|株式会社東芝|マルチチップ半導体装置及びメモリカード|

JP4053257B2|2001-06-14|2008-02-27|新光電気工業株式会社|半導体装置の製造方法|

US6472741B1|2001-07-14|2002-10-29|Siliconware Precision Industries Co., Ltd.|Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same|

KR100435813B1|2001-12-06|2004-06-12|삼성전자주식회사|금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법|

JP3646720B2|2003-06-19|2005-05-11|セイコーエプソン株式会社|半導体装置及びその製造方法、回路基板並びに電子機器|

US20050085016A1|2003-09-26|2005-04-21|Tessera, Inc.|Structure and method of making capped chips using sacrificial layer|

US7091124B2|2003-11-13|2006-08-15|Micron Technology, Inc.|Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices|

US7271482B2|2004-12-30|2007-09-18|Micron Technology, Inc.|Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods|

US20060278979A1|2005-06-09|2006-12-14|Intel Corporation|Die stacking recessed pad wafer design|

US7371677B2|2005-09-30|2008-05-13|Freescale Semiconductor, Inc.|Laterally grown nanotubes and method of formation|

US7579258B2|2006-01-25|2009-08-25|Freescale Semiconductor, Inc.|Semiconductor interconnect having adjacent reservoir for bonding and method for formation|

US8810018B2|2006-02-03|2014-08-19|Stats Chippac Ltd.|Stacked integrated circuit package system with face to face stack configuration|

US7429792B2|2006-06-29|2008-09-30|Hynix Semiconductor Inc.|Stack package with vertically formed heat sink|

US7928590B2|2006-08-15|2011-04-19|Qimonda Ag|Integrated circuit package with a heat dissipation device|

JP4937842B2|2007-06-06|2012-05-23|ルネサスエレクトロニクス株式会社|半導体装置およびその製造方法|

KR100945504B1|2007-06-26|2010-03-09|주식회사 하이닉스반도체|스택 패키지 및 그의 제조 방법|

KR100871382B1|2007-06-26|2008-12-02|주식회사 하이닉스반도체|관통 실리콘 비아 스택 패키지 및 그의 제조 방법|

KR101387701B1|2007-08-01|2014-04-23|삼성전자주식회사|반도체 패키지 및 이의 제조방법|

US20090102038A1|2007-10-18|2009-04-23|Vertical Circuits, Inc.|Chip scale stacked die package|

US7777330B2|2008-02-05|2010-08-17|Freescale Semiconductor, Inc.|High bandwidth cache-to-processing unit communication in a multiple processor/cache system|

US8101460B2|2008-06-04|2012-01-24|Stats Chippac, Ltd.|Semiconductor device and method of shielding semiconductor die from inter-device interference|

US7973310B2|2008-07-11|2011-07-05|Chipmos Technologies Inc.|Semiconductor package structure and method for manufacturing the same|

US8154116B2|2008-11-03|2012-04-10|HeadwayTechnologies, Inc.|Layered chip package with heat sink|

US8004080B2|2009-09-04|2011-08-23|Freescale Smeiconductor, Inc.|Edge mounted integrated circuits with heat sink|

KR101078740B1|2009-12-31|2011-11-02|주식회사 하이닉스반도체|스택 패키지 및 그의 제조방법|US9076664B2|2011-10-07|2015-07-07|Freescale Semiconductor, Inc.|Stacked semiconductor die with continuous conductive vias|

US9082757B2|2013-10-31|2015-07-14|Freescale Semiconductor, Inc.|Stacked semiconductor devices|

US10002653B2|2014-10-28|2018-06-19|Nxp Usa, Inc.|Die stack address bus having a programmable width|

US10867963B2|2019-03-14|2020-12-15|Taiwan Semiconductor Manufacturing Company, Ltd.|Die stack structure and method of fabricating the same|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US13/268,681|US8796822B2|2011-10-07|2011-10-07|Stacked semiconductor devices|

[返回顶部]